Maksoud, M. A. (2007). Generating Code from Abstract VHDL Models. Master Thesis, Universität des Saarlandes, Saarbrücken.